



BÁO CÁO BÀI TẬP VỀ NHÀ

NGÔN NGỮ MÔ TẢ PHẦN CỨNG - FPGA

NGUYỄN MINH PHƯƠNG - 20KTMT1

Ngày 18 tháng 7 năm 2024




Sinh viên thực hiện	
106200241 - Nguyễn Minh Phương - 20KTMT1	
Giáo viên hướng dẫn	
TS. Huỳnh Việt Thắng	
NGÔN NGỮ MÔ TẢ PHẦN CỨNG - FPGA	
Xuất bản	Số trang
Đà Nẵng, Ngày 18 tháng 7 năm 2024	9

Mục lục

1	Sequence Detector	2
1.1	Sơ đồ khối của hệ thống	2
1.2	Giản đồ máy trạng thái	2
1.3	Chương trình Verilog thiết kế	2
1.4	Chương trình Verilog Testbench	3
1.5	Kết quả dạng sóng mô phỏng	5
1.6	Kết luận	5
2	Counter 10	6
2.1	Sơ đồ khối của hệ thống	6
2.2	Giản đồ máy trạng thái	6
2.3	Chương trình Verilog thiết kế	7
2.4	Chương trình Verilog Testbench	7
2.5	Kết quả dạng sóng mô phỏng	8
2.6	Kết luận	9


1 Sequence Detector

1.1 Sơ đồ khối của hệ thống



Hình 1.1: Sơ đồ khối của hệ thống

1.2 Giải đồ máy trạng thái



Hình 1.2: Giải đồ máy trạng thái

1.3 Chương trình Verilog thiết kế

```
1 module sequence_detector(clk, reset, w, z);  
2  
3   input wire clk, reset;  
4   input wire w;  
5   output reg z;
```

```

6
7  localparam [1:0] A = 2'b00,
8                      B = 2'b01,
9                      C = 2'b10;
10
11 reg [1:0] state_reg, state_next;
12 always @(posedge clk, posedge reset)
13     if (reset)
14         state_reg <= A;
15     else
16         state_reg <= state_next;
17
18 always @*
19     case (state_reg)
20         A:
21             begin
22                 z = 0;
23                 if(w)
24                     state_next = B;
25             end
26         B:
27             begin
28                 z = 0;
29                 if(w)
30                     state_next = C;
31                 else
32                     state_next = A;
33             end
34         C:
35             begin
36                 z = 1;
37                 if(!w)
38                     state_next = A;
39             end
40         default: state_next = A;
41     endcase
42 endmodule

```

Listing 1: Sequence Detector Module

1.4 Chương trình Verilog Testbench

```

1  `timescale 1ns / 1ps
2
3  module sequence_detector_tb;
4

```

```

5 // Khai b o c c b i n k t n i v i DUT (Device
    Under Test)
6 reg clk;
7 reg reset;
8 reg w;
9 wire z;
10
11 // K h i t o DUT
12 sequence_detector uut (
13     .clk(clk),
14     .reset(reset),
15     .w(w),
16     .z(z)
17 );
18
19 // T o x u n g c l o c k v i c h u k 10ns
20 always begin
21     #5 clk = ~clk; // 5ns cho m i c n h c a x u n g c l o c k ,
        t n g c h u k l 10ns
22 end
23
24 // Testbench ch nh
25 initial begin
26     // K h i t o t n h i u
27     clk = 0;
28     reset = 0;
29     w = 0;
30
31     // t l i h t h n g
32     reset = 1;
33     #10;
34     reset = 0;
35
36     // p d n g c c g i t r u v o v k i m t r a
        u r a
37     // C h u i k i m t r a : 0, 1, 0, 1, 1, 0, 1, 1, 1, 0, 1
38     w = 0; #10;
39     w = 1; #10;
40     w = 0; #10;
41     w = 1; #10;
42     w = 1; #10;
43     w = 0; #10;
44     w = 1; #10;
45     w = 1; #10;

```


```

46     w = 1; #10;
47     w = 0; #10;
48     w = 1; #10;
49
50     // D ng m p h ng
51     $stop;
52 end
53
54 endmodule

```

Listing 2: Sequence Detector Module

1.5 Kết quả dạng sóng mô phỏng



Hình 1.3: Kết quả dạng sóng mô phỏng trên phần mềm Modelsim

1.6 Kết luận


Mạch hoạt động với đầu ra tương ứng so với đầu vào theo nguyên lý hoạt động của mạch. Khi mức reset = 1, đang ở trạng thái A thì mức logic của w và z luôn là 0. Khi reset = 0, mức logic w và z xác định dựa vào trạng thái tiếp theo đã được thiết lập trước đó. Với giá trị đầu vào w lần lượt là 0 1 0 1 1 0 1 1 0 1 thì giá trị đầu ra z tương ứng là 0 0 0 0 1 0 0 1 1 0, có thể thấy mạch đã hoạt động đúng theo nguyên lý. Mạch có thể được ứng dụng trong việc xử lý chuỗi tín hiệu, đồng bộ hóa trong truyền tín hiệu số và cũng có thể được ứng dụng trong việc kiểm tra và xác minh thông tin trong mạch số.

2 Counter 10

2.1 Sơ đồ khối của hệ thống


Thiết kế module đếm 10 thực hiện mạch đếm đồng bộ đếm 10 (từ 0 đến 9) cho phép đếm lên/xuống với các tín hiệu vào như sau:

- Clk: xung clock tác động theo sườn lên.
- reset: tín hiệu xóa bộ đếm về 0, mức tích cực là 1.
- D: tín hiệu điều khiển chiều đếm, $D = 0$ đếm lên, $D = 1$ đếm xuống.
- Q: tín hiệu ra, lưu giữ giá trị đếm.
- C: tín hiệu ra báo cho biết bộ đếm tràn khi đếm lên hoặc xuống, có 2 trường hợp:
 - Đếm lên: $C = 1$ khi bộ đếm đang đếm lên và giá trị bộ đếm chuyển từ 9 sang 0, ngược lại $C = 0$.
 - Đếm xuống: $C = 1$ khi bộ đếm đang đếm xuống với giá trị bộ đếm chuyển từ 0 sang 9, ngược lại $C = 0$.



Hình 2.1: Sơ đồ khối của hệ thống

2.2 Giải đồ máy trạng thái



Hình 2.2: Giải đồ máy trạng thái

2.3 Chương trình Verilog thiết kế

```
1 module counter_to_10(clk, reset, up_down, count, carry);
2
3   input wire clk, reset, up_down;
4   output reg carry;
5   output reg[3:0] count;
6
7   always @(posedge clk)
8   begin
9       if(reset) begin
10           count = 4'b0;
11           carry = 0;
12       end
13       if(up_down) begin
14           if(count == 4'b0) begin
15               count <= 4'b1001;
16               carry <= 1'b1;
17           end
18           else begin
19               count <= count - 4'b1;
20               carry <= 0;
21           end
22       end
23       else begin
24           if(count == 4'b1001) begin
25               count <= 4'b0;
26               carry <= 1'b1;
27           end
28           else begin
29               count <= count + 4'b1;
30               carry <= 0;
31           end
32       end
33   end
34 endmodule
```

Listing 3: Sequence Detector Module

2.4 Chương trình Verilog Testbench

```
1 `timescale 1ns/1ns
2 //`include "counter_to_10.v"
3 //`include "counter_to_10_ex.v"
4
5 module counter_to_10_tb();
```



```

6  reg clk, reset, d;
7  wire c;
8  wire[3:0] q;
9
10 localparam T = 20;
11 counter_to_10 counter (clk, reset, d, q, c);
12 always
13 begin
14     clk = 1'b1;
15     #(T/4);
16     clk = 1'b0;
17     #(T/4);
18 end
19
20 initial
21 begin
22     $dumpfile("counter_to_10_tb.vcd");
23     $dumpvars(0, counter_to_10_tb);
24 end
25
26 initial
27 begin
28     reset <= 1; d <= 0;
29     #(T)
30     #(T/2); reset <= 0; d <=0;
31     #(T*5);
32     reset <= 1;
33     #(T/2); reset <= 0; d <=1;
34     #(T*5);
35     #(T/2); d <=0;
36     #(T*2); d<=1;
37     #(T); d <=0;
38     #(T*3); d<=1;
39
40     #(T*4);$finish;
41 end
42 endmodule

```

Listing 4: Sequence Detector Module

2.5 Kết quả dạng sóng mô phỏng



Hình 2.3: Kết quả mô phỏng dạng sóng trên phần mềm ModelSim

2.6 Kết luận

Mạch hoạt động với đầu ra tương ứng so với đầu vào theo nguyên lý hoạt động của mạch. Mạch đếm có thể điều khiển để đếm lên ($d = 0$) hoặc đếm xuống ($d = 1$). Khi $d = 0$, mạch sẽ đếm từ 0 đến 9 và quay lại 0 khi tràn, và ngược lại khi $d = 1$. Khi tín hiệu reset ở mức cao, giá trị của q quay về lại giá trị ban đầu là 0 và khi reset ở mức thấp thì nó không tác động đến đầu ra q . Khi tín hiệu đầu vào d ở mức thấp, giá trị q được đếm tăng dần đều, khi $q = 9$ và vẫn đếm lên thì q được chuyển sang giá trị 0, tín hiệu đầu ra c lúc này $= 1$. Khi tín hiệu đầu vào d ở mức cao, giá trị q được đếm giảm dần đều, khi $q = 0$ và vẫn đếm xuống thì q lúc này có giá trị là 9 và tín hiệu $c = 1$.